EP1K50QI208-2N
FPGA - 現(xiàn)場(chǎng)可編程門(mén)陣列 FPGA - ACEX 1K 360 LABs 147 IOs
品牌: Altera
產(chǎn)品種類: FPGA - 現(xiàn)場(chǎng)可編程門(mén)陣列
產(chǎn)品: ACEX 1K
邏輯元件數(shù)量: 2880
邏輯數(shù)組塊數(shù)量——LAB: 360
輸入/輸出端數(shù)量: 147 I/O
工作電源電壓: 2.5 V
工作溫度: - 40 C + 85 C
封裝 : QFP-208
最大工作頻率: 80 MHz
柵極數(shù)量: 199,000
工作電源電流: 5 mA
系列: ACEX 1K EP1K50
總內(nèi)存: 40960 bit
商標(biāo)名: ACEX 1K
Altera SoC FPGA概述
Altera SoC使用寬帶干線互聯(lián),在FPGA體系結(jié)構(gòu)中集成了基于ARM的硬核處理器系統(tǒng)(HPS),包括處理器、外設(shè)和存儲(chǔ)器接口。其同時(shí)實(shí)現(xiàn)了硬核知識(shí)產(chǎn)權(quán)(IP)的性能和低功耗特性,以及可編程邏輯的靈活性。這些基于ARM的用戶可定制SoC非常適合于在一片F(xiàn)PGA中集成分立處理器和數(shù)字信號(hào)處理(DSP)功能,降低系統(tǒng)功耗、成本和減小電路板面積。通過(guò)定制硬件和軟件突出了終端產(chǎn)品的優(yōu)勢(shì),并在FPGA中增加對(duì)任意接口標(biāo)準(zhǔn)或協(xié)議的支持。 Altera的SoCs通過(guò)現(xiàn)場(chǎng)硬件和軟件更新,延長(zhǎng)產(chǎn)品壽命,增加收益。這些器件還通過(guò)處理器和FPGA之間的寬帶互聯(lián),增強(qiáng)系統(tǒng)性能。這些器件加入了Cyclone? V和Arria? V系列中,提供多種器件以及數(shù)百種型號(hào),包括PCI Express? Gen2、多端口存儲(chǔ)器控制器和高速串行收發(fā)器等其他硬核邏輯。SoC FPGA采用了TSMC的28-nm低功耗(28LP)工藝開(kāi)發(fā)而成,對(duì)于成本敏感的應(yīng)用降低了功耗和成本,同時(shí)滿足了性能要求。
|
特性處理器體系結(jié)構(gòu) - 雙核ARM Cortex-A9 MPCore處理器
- 支持(AMP)對(duì)稱多處理(SMP)和非對(duì)稱多處理(AMP)
- 每個(gè)處理器內(nèi)核包括:
- 用于緩存一致性的SCU
- 加速器一致性端口(ACP)
- 全局定時(shí)器
- 普通中斷控制器
- CoreSight?指令跟蹤
存儲(chǔ)器接口支持 - 多端口SDRAM控制器子系統(tǒng)
- 閃存控制器
- 帶直接存儲(chǔ)器訪問(wèn)(DMA)
和可選ECC的NAND
- 安全數(shù)字(SD)/安全數(shù)字I/O
(SDIO)/帶DMA的多媒體卡(MMC)
接口外設(shè) - 兩個(gè)帶有DMA的10/100/1000Mbps以太網(wǎng)介質(zhì)訪問(wèn)控制器(EMAC)
- 兩個(gè)支持DMA的USB 2.0 On-The-Go (USB OTG) 控制器
- 四個(gè)I2C控制器
- 兩個(gè)控制器局域網(wǎng)(CAN)、兩個(gè)主SPI、兩個(gè)從SPI、UART
- 達(dá)71個(gè)一般用I/O(GPIO)
和14個(gè)僅輸入引腳
調(diào)試 - IEEE標(biāo)準(zhǔn)1149.1-2001(JTAG)
- CPU調(diào)試訪問(wèn)端口(DAP)
- 通過(guò)高級(jí)高性能總線訪問(wèn)端口(AHB-AP)引導(dǎo)存儲(chǔ)器調(diào)試
- 支持DMA的嵌入式跟蹤路由器(ETR)
- 片上跟蹤存儲(chǔ)
硬核處理器系統(tǒng)
系統(tǒng)外設(shè) - 四個(gè)一般用定時(shí)器
- 兩個(gè)看門(mén)狗定時(shí)器
- 8通道DMA控制器
- 用于FPGA配置的FPGA管理器
- 時(shí)鐘和復(fù)位管理器
片上存儲(chǔ)器 - 64KB片上RAM
- 64KB片上引導(dǎo)ROM
HPS/FPGA接口 - HPS-to-FPGA橋
- 處理器和DMA訪問(wèn)FPGA外設(shè)
- 可配置32位、64位或128位高級(jí)微控制器總線體系結(jié)構(gòu)(AMBA?)高級(jí)可擴(kuò)展接口(AXI?)
- FPGA至HPS橋接
- FPGA主機(jī)可訪問(wèn)處理器子系統(tǒng)外設(shè)
- 可配置32位、64位或128位AMBA AXI接口
- 通過(guò)ACP一致性訪問(wèn)處理器緩存
- FPGA至HPS SDRAM控制器子系統(tǒng)接口
- FPGA訪問(wèn)DRAM的共享存儲(chǔ)器
- 多達(dá)6個(gè)主機(jī),4x64位讀和4x64位寫(xiě)數(shù)據(jù)
- 其他
- DMA握手接口(可讓FPGA外設(shè)向系統(tǒng)DMA控制器進(jìn)行模塊級(jí)傳輸)
- More than 100Gbps HPS-to-FPGA and FPGA-to-HPS bandwidth
|
通過(guò)集成減少總系統(tǒng)成本
由于Cyclone V集成了多個(gè)硬核知識(shí)產(chǎn)權(quán)(IP)模塊,用戶能以更低的系統(tǒng)總成本、功耗和更短的設(shè)計(jì)時(shí)間突出器件優(yōu)勢(shì)和完成更多的工作。關(guān)鍵硬核IP模塊包括以下組成: - 支持400MHz DDR3 SDRAM的硬核存儲(chǔ)器控制器,同時(shí)選擇性支持錯(cuò)誤校正代碼(EEC)
- 支持多種功能的PCI Express?(PCIe?)Gen2
- 精度可調(diào)數(shù)字信號(hào)處理(DSP)模塊
- HPS雙核ARM Cortex-A9 MPCore處理器
|
通過(guò)集成節(jié)省Cyclone V系統(tǒng)級(jí)成本
|
1:由于型號(hào)種類繁多,價(jià)格時(shí)有更新,請(qǐng)顧客一定要與我們溝通咨詢后才可下單。
2:買(mǎi)家咨詢的時(shí)候請(qǐng)務(wù)必說(shuō)清楚(完整型號(hào)、封裝、數(shù)量),以便我們及時(shí)報(bào)價(jià)。
3:買(mǎi)家無(wú)提前咨詢而下單的,如果由于缺貨或者漲價(jià)而導(dǎo)致無(wú)法發(fā)貨的,我司不承擔(dān)任何責(zé)任,一律作退款處理。
4:生產(chǎn)型企業(yè)可申請(qǐng)?jiān)陆Y(jié)和貨到付款。
5:千元以上免運(yùn)費(fèi)(特殊商品除外)。
6:報(bào)價(jià)不含任何銷售稅,計(jì)算含稅價(jià)請(qǐng)*1.17。